2나노 반도체의 벽… ‘양자 터널링’ 난제 풀어야 넘는다[Science]

클릭하시면 더 큰이미지를 보실 수 있습니다

■ 반도체 집적회로, 왜 더 작아지기 힘든가

고작 손톱 크기 정도의 기판에
수십억개 트랜지스터 조밀배치

나노 영역 진입하면서 한계봉착
입자·파동 성질 함께 지닌 전자
장벽을 ‘유령’처럼 뚫고 지나가
오작동·전력소모 등 문제 일으켜

과거 미국에서 금을 찾아 서부로 떠났던 시절 돈을 가장 많이 벌었던 건 금을 캔 사람이 아니라 그들에게 곡괭이를 팔았던 사람들이라는 얘기가 전해져온다. 인공지능(AI)이라는 첨단 기술이 사회 전반의 트렌드를 선도하는 현대 사회에선 AI가 금이라고 하면 이를 구현하는 반도체는 곡괭이라 할 수 있다. 하지만 곡괭이 시장의 경쟁도 치열하다. 회로를 더 작게 만들고 더 많이 집적시켜 더 높은 성능을 끌어내기 위한 치열한 경쟁이 진행 중이다. 팹리스(반도체 설계 전문 기업)로부터 반도체 설계 디자인을 위탁받아 생산하는 파운드리 분야에서 이러한 경쟁이 특히 치열하다. 하지만 크기가 작아질수록 결함이 더 많이 발생하고 수율이 낮아질 수밖에 없다. 반도체 제품의 크기를 줄이는 것은 왜 어려운지 과학적 맥락에서 한번 진단해보기로 하자.

◇CPU, GPU…모두 집적회로=반도체의 사전적 의미는 전기의 흐름을 제어할 수 있는 물질이지만 일상생활에선 트랜지스터를 집적한 집적회로를 지칭하는 경우가 대부분이다. 전기가 통하는 도체와 통하지 않는 부도체의 사이, 일정 전압을 통해 이 여부를 결정할 수 있도록 제작한 소자를 만드는 데 실리콘과 같은 반도체가 쓰인다. 연산에 주로 사용되는 반도체 소자는 트랜지스터인데 트랜지스터는 세 개의 다리를 가진 형태로 만들어져 있다. 한쪽 끝 다리에서 반대편 다리로 전류가 흐를 때, 가운데 위치한 다리에 전압을 걸어 마치 전등 스위치처럼 전류를 켜고 끄는 것이다. 트랜지스터는 원래 전기가 흐르지 않는 실리콘 회로와 게이트로 구성돼 있고 실리콘 회로와 게이트는 맞닿아 있다. 게이트는 도체로 게이트에 전압을 걸면 실리콘 회로와 게이트가 맞닿아 있는 평면상에서 전기가 통하는데 이때 전류가 흐르는 이 접합면을 채널이라 한다. 트랜지스터는 게이트를 통해 실리콘의 전류를 제어함으로써 기능한다. 우리가 흔히 사용하는 중앙처리장치(CPU), 그래픽처리장치(GPU) 등은 트랜지스터와 여타 필요한 소자들을 작은 회로에 모아놓은 집적회로의 일종으로 트랜지스터는 연산 기능을 수행하는 기초 단위인 셈이다.

최초의 집적회로는 1958년 텍사스 인스트루먼트의 연구원 잭 킬비가 구현했다. 이듬해 벨 연구소의 모하메드 아탈라 박사와 강대원 박사가 ‘금속 산화막 반도체 전계 효과 트랜지스터(MOSFET)’를 발명하면서 집적회로는 작아질 수 있었다. 집적회로 성능의 핵심은 한정된 공간에 트랜지스터를 얼마나 효율적으로 배치하느냐에 달려있다. 즉 트랜지스터의 크기를 작게 만들어 회로에 최대한 많은 트랜지스터를 집적하는 것이 관건이다. 최근 삼성전자는 2나노 공정에서 경쟁력을 확보하기 위해 분투 중인 것으로 알려졌는데, 2나노 반도체는 트랜지스터의 크기가 2㎚라는 뜻이다. 1㎚는 머리카락 두께의 10만 분의 1 수준이다.

◇입자인 듯 파동인 듯 새어나가는 전자=반도체 회로의 크기가 작아지면서 성능은 과거와 비교조차 어려울 정도로 좋아졌지만, 나노의 영역에 진입하면서 한계에 봉착했다. 고작 손톱 정도 크기의 기판에 수십억 개에 달하는 트랜지스터가 조밀하게 배치되면서 연산속도와 에너지 효율은 확연히 높아졌지만, 기존의 고전역학 영역을 벗어나 양자역학의 영역에 진입하면서 전자의 흐름이 통제하기 어려워진 탓이다. 고전 역학에서 전자는 입자의 성질을 가지고 있다. 입자는 우리가 생각하는 알갱이와 같다. 입자는 단위가 구분되고 위치가 정해져 있으며 그 위치를 관측해 알아낼 수 있다. 파동은 연속적이고, 위치를 확정할 수 없다. 가만히 멈춘 수면에 돌을 던지면 물결이 이는데, 파동성을 볼 수 있는 좋은 예시다. 양자역학이 적용되는 미시 세계에서 전자는 파동의 성질도 함께 가진다. 이를 파동-입자 이중성이라 하는데, 쉽게 설명해 우리가 전자를 관측할 경우 위치가 확정된 입자로 존재하지만 관측하지 않을 경우 파동의 성질을 가지며 위치 역시 확률적으로 존재한다는 것이다. 이 경우 전자의 위치를 확정적으로 나타낼 수 없지만, 대신 확률적으로 어디에 존재할지를 예측할 수 있다.

‘양자 터널링’ 효과는 이렇듯 파동의 성질을 가진 전자가 장벽을 통과해버리는 현상을 의미한다. 전자가 확률적으로 통제를 벗어나 장벽, 장애물을 마치 유령처럼 뚫고 지나가 버리는 것이다. 이는 일어날 수도 있고 일어나지 않을 수도 있는데, 그 확률은 장벽의 높이와 두께에 따라 달라진다. 문제는 여기서 발생한다. 트랜지스터의 크기가 지나치게 작아지면서 채널의 길이도 자연스럽게 짧아졌다. 다시 말해 게이트를 통해 전압이 가해지지 않았을 땐 실리콘이 장벽 역할을 해야 하는데, 장벽의 높이와 두께가 너무 낮아진 것이다. 이에 파동성을 가진 전자가 전압이 걸리지 않은 실리콘을 통과하기 시작한 것이다. 트랜지스터는 전압을 통해 전자의 흐름을 제어함으로써 제 기능을 할 수 있는데 불필요한 미세 전류가 흐르면서 오작동을 일으키거나 전력 소모가 커지는 등 통제를 하는 게 어려워졌다. 양자 터널링 효과는 나노의 영역으로 진입한 트랜지스터가 기술적으로 해결해야 할 숙명과도 같다. 스위치를 내려도 빛이 들어오는 전등이 있다면 스위치의 존재 의미는 불분명해지기 때문이다.

◇더 작게 더 많이…한계 극복 시도들=이렇듯 더 작은 반도체 소자를 더 좁은 회로에 더 많이 모으기 위한 노력은 양자의 세계에서 한계에 부딪혔으나, 이를 극복하기 위한 연구 역시 계속되고 있다. 기존의 평판(플래너) 구조 트랜지스터에서 전류가 흐르는 채널은 1개다. 이 구조를 활용해 전압과 누설전류를 줄이는 건 20㎚ 수준이 한계였다. 이에 평판 구조를 3차원 구조로 세워 게이트와 실리콘이 맞닿는 면, 즉 채널을 3개 면으로 늘린 ‘핀펫’ 구조의 트랜지스터가 개발됐다. 채널 면적이 늘어나면서 더 낮은 전압으로도 전류를 더 미세하게 제어할 수 있게 됐고, 누설전류도 확실히 억제할 수 있게 됐다. 그러나 2020년대 들어 5㎚, 3㎚ 수준의 미세공정이 상용화되기 시작하며 다시 한계에 봉착하고 있다.

이에 삼성전자는 3㎚ 공정에 ‘게이트 올 어라운드(GAA)’ 구조를 도입하기로 결정하고 2022년부터 양산하기 시작했다. GAA 구조는 게이트가 실리콘을 사방에서 둘러싸는 형태의 트랜지스터로, 기존 핀펫 방식에선 3개였던 채널을 4개 면으로 늘린 것이다. 또 채널의 면적도 넓히는 것 역시 중요한데, 면적이 좁은 나노와이어가 아닌 넓게 펼쳐진 나노시트 형태로 구현한 GAA 구조는 현재 상용화된 트랜지스터 중 가장 최신 기술로 꼽을 수 있다.

구혁 기자 gugija@munhwa.com